proto.lib

Memory Visibility & Happens-Before

Không có đồng bộ hóa, một luồng có thể không thấy ghi của luồng khác do cache/reordering; volatile/lock thiết lập happens-before.

ConcurrencyNâng cao2026-07-02
Memory Visibility & Happens-Before

Tags

#memory-model#happens-before#volatile#visibility

Tài liệu tham khảo

Mở rộng

Animation gốc là một file HTML tự chứa, có thể nhúng lại ở bất kỳ trang nào khác. Mở file gốc

Liên quan

ConcurrencyNâng cao

Language Memory Model vs Hardware Memory Model

Memory model của ngôn ngữ (Java, C++, Go...) là một HỢP ĐỒNG mà compiler cam kết thực hiện đúng trên mọi kiến trúc; nó không phải là hành vi thật của CPU. Một CPU strongly-ordered (x86) có thể chạy đúng một chương trình thiếu rào đồng bộ hoàn toàn do ngẫu nhiên, còn CPU weakly-ordered (ARM) phơi bày lỗi đó ngay lập tức.

#memory-model#x86#arm#weakly-ordered
ConcurrencyNâng cao

Compiler Reordering vs Hardware Reordering

Trình biên dịch có thể hoist/sink/loại bỏ một load hoặc store nếu nó tin rằng không ai khác quan sát; CPU lại có thể thực thi và phát lệnh không đúng thứ tự chương trình. Cùng một đoạn code plain, hai tầng tối ưu này có thể độc lập biến vòng lặp đọc cờ thành đọc một lần rồi lặp vô hạn.

#compiler-reordering#hardware-reordering#memory-order#atomic
ConcurrencyTrung bình

Data Race Detector (ThreadSanitizer): "chạy được" không có nghĩa là đúng

TSan instrument mọi truy cập bộ nhớ và mọi thao tác lock, giữ vector clock (happens-before view) cho từng thread cùng shadow memory ghi ai đã đọc/ghi ô nhớ nào; hễ hai thread chạm cùng địa chỉ mà không có quan hệ happens-before nào giữa chúng, nó báo race ngay cả khi lần chạy đó ra kết quả đúng.

#data-race#tsan#sanitizer#happens-before